IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re PATENT APPLICATION of

Inventor(s):

Naotoshi NISHIOKA

Appln. No.:

Not **Assigned**

Series

Code

Serial No.

Group Art Unit:

Unknown

Filed: April 22, 2004

Examiner:

Unknown

Title: SEMICONDUCTOR MEMORY DEVICE WITH

CONFIGURABLE ON-CHIP DELAY CIRCUIT

Atty. Dkt.

P 0309413

H8157US

М#

Client Ref

Date:

April 22, 2004

SUBMISSION OF PRIORITY **DOCUMENT IN ACCORDANCE WITH THE REQUIREMENTS OF RULE 55**

Hon. Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

Please accept the enclosed certified copy(ies) of the respective foreign application(s) listed below for which benefit under 35 U.S.C. 119/365 has been previously claimed in the subject application and if not is hereby claimed.

Application No.

Country of Origin

Filed

2003-125362

Japan

April 30, 2003

Respectfully submitted,

Pillsbury Winthrop LLP

Intellectual Property Group

725 South Figueroa Street, Suite

2800

Los Angeles, CA 90017-5406

Tel: (213) 488-7100

Atty/Sec: RRW/JES

By Atty: Roger R. Wise

Reg. No.

31204

Sig:

Fax:

(213) 629-1033

Tel:

(213) 488-7584



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 4月30日

出 願 番 号 Application Number:

特願2003-125362

[ST. 10/C]:

Applicant(s):

[JP2003-125362]

出 願 人

ヤマハ株式会社

特許庁長官 Commissioner,

Japan Patent Office

2004年 2月 3日





【書類名】

特許願

【整理番号】

J99358A1

【提出日】

平成15年 4月30日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 17/50

【発明の名称】

メモリ回路

【請求項の数】

5

【発明者】

【住所又は居所】

静岡県浜松市中沢町10番1号 ヤマハ株式会社内

【氏名】

西岡 直俊

【特許出願人】

【識別番号】

000004075

【氏名又は名称】

ヤマハ株式会社

【代理人】

【識別番号】

100064908

【弁理士】

【氏名又は名称】

志賀 正武

【選任した代理人】

【識別番号】

100089037

【弁理士】

【氏名又は名称】

渡邊 降

【手数料の表示】

【予納台帳番号】

008707

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9001626

1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 メモリ回路

【特許請求の範囲】

【請求項1】 外部から入力される書込信号によって、外部から入力される アドレスで指定されたメモリセルの書き込みが行われ、また、外部から入力され る読出信号によって、外部から入力されるアドレスで指定されたメモリセルの読 み出しが行われるメモリ回路において、

外部からデータ設定が可能な第1のレジスタと、

前記第1のレジスタ内のデータによって遅延時間が設定される遅延手段であって、前記書込信号を遅延させて出力する第1の遅延手段と、

を具備することを特徴とするメモリ回路。

【請求項2】 外部からデータ設定が可能な第2のレジスタと、前記第2のレジスタ内のデータによって前記書込信号のアサート期間が設定される第1のアサート期間設定回路を有することを特徴とする請求項1に記載のメモリ回路。

【請求項3】 外部から入力される読出信号によって、外部から入力される アドレスで指定されたメモリセルの読み出しが行われるメモリ回路において、

外部からデータ設定が可能な第3のレジスタと、

前記第3のレジスタ内のデータによって遅延時間が設定される遅延手段であって、前記読出信号を遅延させて出力する第2の遅延手段と、

を具備することを特徴とするメモリ回路。

【請求項4】 外部からデータ設定が可能な第4のレジスタと、前記第4のレジスタ内のデータによって前記読出信号のアサート期間が設定される第2のアサート期間設定回路を有することを特徴とする請求項1または請求項2に記載のメモリ回路。

【請求項5】 前記第1および第2のの遅延手段は、複数の増幅器をシリーズ接続してなる第1~第n(n:2以上の整数)のシリーズ接続回路と、前記シリーズ接続回路の1つを前記レジスタの出力に基づいて選択する選択手段とを具備することを特徴とする請求項1~請求項4のいずれかの項に記載のメモリ回路

0

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

この発明は、アクセスタイミングを半導体チップの完成後において変更することができるメモリ回路に関する。

[0002]

【従来の技術】

半導体LSIによるメモリ回路は、データを記憶するメモリセルアレイと、メモリセルアレイの各メモリセルにデータを書き込みあるいは読み出す制御回路とから構成される。この場合、メモリセルアレイのアクセスタイミングは、ゲート遅延を利用した遅延回路によって生成されるのが一般的である。通常、メモリ回路の設計者は、デバイスパラメータを使用してシミュレーションを行うことによってゲート段数を調整し、アクセスタイミングを最適化する。

[0003]

また、特許文献1には、回路設計時にメモリセルアレイの構成および容量に応じて遅延時間を任意に設定できるメモリ設計技術が記載されている。また、特許文献2、3にも同種の技術が記載されている。

[0004]

【特許文献1】

特開平08-123838号公報

【特許文献2】

特開2002-25255号公報

【特許文献3】

特開2002-261481号公報

[0005]

【発明が解決しようとする課題】

しかしながら、例えば、開発されたばかりのプロセスを利用する場合や、チップシュリンクを行った場合には、シミュレーション結果と実チップの特性が大きく外れ、アクセス不良を起こすことが多く、その場合、不良品として処理せざる

3/

を得なかった。また、物理的に遅延段数を変更することが可能な遅延回路は、一旦、LSIのレジンを薬品等で溶解してLSIを露出させFIB等の装置を用いてメタル配線を直接切り貼りして遅延段数を変更する方式であるため、不良解析にしか利用できず、良品として出荷することができなかった。

本発明は上記事情を考慮してなされたもので、アクセス不良のメモリ回路のアクセスタイミングを、チップ完成後において変更することができ、これにより、不良品を良品に直すことができるメモリ回路を提供することにある。

[0006]

【課題を解決するための手段】

この発明は上記の課題を解決するためになされたもので、請求項1に記載の発明は、外部から入力される書込信号によって、外部から入力されるアドレスで指定されたメモリセルの書き込みが行われ、また、外部から入力される読出信号によって、外部から入力されるアドレスで指定されたメモリセルの読み出しが行われるメモリ回路において、外部からデータ設定が可能な第1のレジスタと、前記第1のレジスタ内のデータによって遅延時間が設定される遅延手段であって、前記書込信号を遅延させて出力する第1の遅延手段とを具備することを特徴とするメモリ回路。

[0007]

請求項2に記載の発明は、請求項1に記載のメモリ回路において、外部からデータ設定が可能な第2のレジスタと、前記第2のレジスタ内のデータによって前記書込信号のアサート期間が設定される第1のアサート期間設定回路を有することを特徴とする。

請求項3に記載の発明は、外部から入力される読出信号によって、外部から入力されるアドレスで指定されたメモリセルの読み出しが行われるメモリ回路において、外部からデータ設定が可能な第3のレジスタと、前記第3のレジスタ内のデータによって遅延時間が設定される遅延手段であって、前記読出信号を遅延させて出力する第2の遅延手段とを具備することを特徴とするメモリ回路である。

[0008]

請求項4に記載の発明は、請求項1または請求項2に記載のメモリ回路におい

て、外部からデータ設定が可能な第4のレジスタと、前記第4のレジスタ内のデータによって前記読出信号のアサート期間が設定される第2のアサート期間設定 回路を有することを特徴とする。

請求項5に記載の発明は、請求項1~請求項4のいずれかの項に記載のメモリ 回路において、前記第1および第2のの遅延手段は、複数の増幅器をシリーズ接 続してなる第1~第n(n: 2以上の整数)のシリーズ接続回路と、前記シリー ズ接続回路の1つを前記レジスタの出力に基づいて選択する選択手段とを具備す ることを特徴とする。

[0009]

【発明の実施の形態】

以下、図面を参照し、この発明の実施の形態について説明する。図1はこの発明の一実施の形態によるメモリ回路の構成を示すブロック図である。この図において、符号1はローアドレスRaddが一時記憶されるローアドレスバッファ、2はローアドレスバッファ1の出力をデコードするローアドレスデコーダ、3はメモリセルアレイであり、このメモリセルアレイ3のワード線がローアドレスデコーダ2の出力によって駆動される。4はカラムアドレスCaddが一時記憶されるカラムアドレスバッファ、5はカラムアドレスバッファ4の出力をデコードするカラムアドレスデコーダであり、このカラムアドレスデコーダ5の出力によってメモリセルアレイ3のビット線が駆動される。

$[0\ 0\ 1\ 0]$

符号10は書込信号WEを一定時間遅延させる遅延制御回路である。11は書込アンプであり、遅延制御回路10の出力信号WE1のタイミングでアクティブとなり、書込データDinを増幅し、I/O回路6を介してメモリセルアレイ3へ出力する。13はリード信号Rを一定時間遅延させる遅延制御回路である。14はセンスアンプであり、遅延制御回路13の出力信号R1のタイミングでアクティブとなり、メモリセルアレイ3から読み出されたデータを増幅して出力する。

[0011]

図2はメモリセルアレイ3を構成する各メモリセル3aおよびビット線をプリチャージするプリチャージ回路16と、センスアンプ14の関係を示す図である

。ローアドレスによってワード線が駆動されると、2個のFETがオンとなり、 記憶素子のデータが2本のビット線に出力される。そして、カラムアドレスによって選択されたビット線のデータがセンスアンプ14によって増幅され、出力データDoutとしてセンスアンプ14から出力される。

$[0\ 0\ 1\ 2]$

図3は遅延制御回路10、13の基礎となる遅延回路の構成を示す回路図である。この図において、21は外部のCPU(中央処理装置)によって書き換え可能なレジスタ、22はレジスタ21の出力をデコードするデコーダ、23は可変遅延回路である。この可変遅延回路23において、24A~24Eはトライステートバッファであり、デコーダ22の出力に応じて、いずれか1つのみがアクティブ状態となる。25、25・・・はそれぞれ所定個数(偶数個)のインバータを直列接続した増幅器(遅延ゲート)である。

$[0\ 0\ 1\ 3]$

このような構成において、トライステートバッファ24Aがアクティブ状態になると、入力端INの信号がトライステートバッファ24Aを通して出力され、トライステートバッファ24Bがアクティブ状態になると、入力端INの信号が1個の増幅器25によって遅延され、トライステートバッファ24Bを通して出力され、トライステートバッファ24Cがアクティブ状態になると、入力端INの信号が2個増幅器によって遅延され、トライステートバッファ24Cを通して出力される。同様に、トライステートバッファ24D、24Eがアクティブ状態になると、入力端INの信号が3個、4個の増幅器によって遅延され、トライステートバッファ24D、24Eを通して出力される。このように、図3の遅延回路は、遅延時間をレジスタ21のデータによって変えることができる。

$[0\ 0\ 1\ 4]$

図4は上述した遅延回路を用いて構成した遅延制御回路10の構成を示すブロック図であり、この図において、30は書込信号WEが入力される端子、21a、22a、23aはそれぞれ図3に示すレジスタ21、デコーダ22、可変遅延回路23と同一構成の回路である。同様に、21b、22b、23bはそれぞれ図3に示すレジスタ21、デコーダ22、可変遅延回路23と同一構成の回路で

6/

ある。端子30へ入力された書込信号WEは可変遅延回路23aによって遅延され、アンドゲート31の第1入力端および可変遅延回路23bの入力端へ供給される。可変遅延回路23bは入力された信号をさらに遅延し、アンドゲート31の第2入力端へ供給する。アンドゲート31は可変遅延回路23a、23bの各出力のアンドをとり、その結果を端子32から信号WE1として出力する。

[0015]

このような構成において、可変遅延回路23aは書込信号WEを一定時間遅延させ、言い換えれば、位相を制御して出力する。また、可変遅延回路23bおよびアンドゲート31は、可変遅延回路23aによって位相を制御された信号のアサート期間を制御して出力する。すなわち、書込信号WEは、レジスタ21a、21b内のデータに基づいて位相およびアサート期間が制御され、書込アンプ11へ出力される。書き込みアンプ11は、信号WE1のタイミングで書き込みデータDinをI/O回路6を介してメモリセルアレイ3のビット線へ出力する。

[0016]

次に、図5は、遅延制御回路13の構成を示すブロック図であり、この図において、Rはリード信号、CKはクロックパルスである。41はDーFF(ディレイ・フリップフロップ)であり、クロックパルスCKの立ち上がりにおいてリード信号Rを読み込み、アンドゲート42へ出力する。アンドゲート42はリード信号R、DーFF41の出力およびクロックパルスCKのアンドをとり、その結果を信号Aとして出力する。23c、23d、23eは各々、図3に示す可変遅延回路23と同一構成の可変遅延回路である。なお、これらの可変遅延回路23c~23eには各々対応して図3に示すレジスタ21およびデコーダ22が設けられているが、図5においては図示を省略している。43はオアゲートであり、アンドゲート42の出力Aと可変遅延回路23dの出力Cのオアをとって出力する。44はアンドゲートであり、アンドゲート42の出力Aと可変遅延回路23dの出力Cのアンドをとり、可変遅延回路23eへ出力する。

$[0\ 0\ 1\ 7]$

次に、上述した遅延制御回路13の動作を図6に示すタイミングチャートを参 照して説明する。 まず、リード信号R(図6(ロ))が立ち上がり、同時に、アドレス(図6(ハ))がローアドレスバッファ1およびカラムアドレスバッファ4に読み込まれると、次のクロックパルスCK(図6(イ))の立ち上がりにおいて、アンドゲート42の出力信号A(図6(二))が立ち上がる。信号Aが立ち上がると、オアゲート43の出力が立ち上がり、プリチャージ信号PC(図6(チ))としてメモリセルアレイ3へ出力される。これにより、メモリセルアレイ3の各ビット線のプリチャージが行われる。また、信号Aが立ち上がると、その立ち上がりから可変遅延回路23cの遅延時間が経過後に同可変遅延回路23cの出力信号B(図6(ホ))が立ち上がり、ワード線信号WD(図6(ト))としてローアドレスデコーダ2へ出力される。このワード線信号WDのタイミングでメモリセルアレイ3の各ワード線へローアドレスデコーダ2の出力が加えられる。

[0018]

また、可変遅延回路 2.3 c の出力信号 B が立ち上がると、その立ち上がりから可変遅延回路 2.3 d の遅延時間が経過後に同可変遅延回路 2.3 d の出力信号 C (図 6 (へ))が立ち上がり、これにより、アンドゲート 4.4 の出力が立ち上がる。アンドゲート 4.4 の出力信号が立ち上がると、その立ち上がりから可変遅延回路 2.3 e の遅延時間が経過後に同可変遅延回路 2.3 e の出力信号が立ち上がり、センスアンプ起動信号 R 1 (図 6 (リ))としてセンスアンプ 1.4 へ出力される。これにより、センスアンプ 1.4 がアクティブ状態となり、センスアンプ 1.4 からリードデータ 1.4 の出力される。

[0019]

次にクロックパルスCKが立ち下がると、信号Aが立ち下がる。信号Aが立ち下がると、アンドゲート44の出力信号が立ち下がり、可変遅延回路23eの遅延時間後にセンスアンプ起動信号R1が立ち下がり、センスアンプ14が再び非動作状態となる。また、信号Aが立ち下がると、可変遅延回路23cの遅延時間後に信号B(ワード線信号WD)が立ち下がり、信号Bが立ち下がると、可変遅延回路23dの遅延時間後に信号Cが立ち下がる。信号Cが立ち下がると、プリチャージ信号PCが立ち下がる。

[0020]

8/

図7は上述した実施形態の効果を説明するための図である。図7 (イ) はビット線の電位差がセンスアンプの差動入力感度に達する前にセンスアンプの起動が行われており、このため、正常な値を読み出すことができない。これに対し、図7 (ロ) はビット線の電位差がセンスアンプの差動入力感度に達した後にセンスアンプの起動が行われており、これにより、正常な値を読み出すことができる。

上述した実施形態によれば、センスアンプ起動信号R1の発生タイミングを可変遅延回路23c~23eによって自由に設定することができ、これにより、図7(ロ)のタイミングでセンスアンプ起動信号R1を発生させることができる。

$[0\ 0\ 2\ 1]$

このように、上記実施形態によれば、タイミング不良による不良品であっても、初期化プログラムでLSI起動時にレジスタを書き替えることにより、良品とすることができる。また、フラッシュメモリ等の不揮発性メモリを内蔵したLSIの場合には、上記初期化プログラムを工場出荷時に設定することが考えられる。

なお、上記実施形態においては、遅延制御回路10、13に各々図4および図5に示す回路を用いたが、例えば、遅延制御回路13に図4の回路を用いてもよく、また、遅延制御回路10に図3の回路を用いてもよい。

また、上記実施形態は書込/読出可能なメモリ回路であるが、この発明は読出 し専用のメモリ回路にも適用することができる。

また、書込/読出可能メモリ回路であっても、書込側または読出側の双方に遅延手段を設けるのでなく、一方にのみ遅延手段を設けてもよい。

[0022]

【発明の効果】

以上説明したように、この発明によれば、メモリ回路のアクセスタイミングを 、レジスタの書き換えによって変更することができる。これにより、チップ完成 後においてもタイミング不良による不良品を良品に直すことができ、歩留まりを 向上させることができる効果が得られる。また、この発明によれば、電気的に遅 延回路の段数を変化させることができるので、メモリ回路の不良解析を容易に行 うことができる。

【図面の簡単な説明】


- 【図1】 この発明の一実施形態によるメモリ回路の構成を示すブロック図である。
- 【図2】 同実施形態におけるメモリセルアレイ3を構成する各メモリセル3 a およびプリチャージ回路16と、センスアンプ14の関係を示す図である。
- 【図3】 同実施形態における遅延制御回路10、13の基礎となる遅延回路の構成を示す回路図である。
- 【図4】 同実施形態における遅延制御回路10の構成を示すブロック図である。
- 【図5】 同実施形態における遅延制御回路13の構成を示すブロック図である。
- 【図6】 遅延制御回路13の動作を説明するためのタイミングチャートである。
 - 【図7】 同実施形態の効果を説明するための図である。

【符号の説明】


3 …メモリセルアレイ、10、13 …遅延制御回路、11 …書込アンプ、14 … センスアンプ、21、21a、21b …レジスタ、22、22a、22b …デコーダ、23、23a、23b、23c、23d、23e …可変遅延回路、24A~24E …トライステートバッファ、25 … 増幅器、31、42、44 …アンドゲート、41 … D - F F、43 …オアゲート。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】



【図5】




【図6】



【図7】

(1)





【要約】

【課題】 アクセスタイミングを、チップ完成後において変更することができ、 これにより、不良品を良品に直すことができるメモリ回路を提供する。

【解決手段】 遅延制御回路10は、外部からデータ設定が可能なレジスタと、このレジスタ内のデータによって遅延時間が設定される遅延回路によって構成され、書込信号WEを遅延させて書込アンプ11へ出力する。遅延制御回路13も同様に、外部からデータ設定が可能なレジスタと、このレジスタ内のデータによって遅延時間が設定される遅延回路によって構成される。そして、読出信号Rを遅延させてセンスアンプ14へ出力する。このような構成により、アクセスタイミングによる不良の場合に、レジスタ書き換えによって、良品に直すことが可能となる。

【選択図】 図1



特願2003-125362

出願人履歴情報

識別番号

[000004075]

1. 変更年月日 [変更理由]

氏 名

1990年 8月22日

更理由] 新規登録住 所 静岡県浜

静岡県浜松市中沢町10番1号

ヤマハ株式会社